JTAG: Konfiguracija pinov, delovanje, analizator protokolov, časovni diagram in njegove aplikacije

JTAG (Joint Test Action Group) je dobro uveljavljen standard IEEE 1149.1, ki je bil razvit leta 1980 za reševanje proizvodnih težav, ki so se pojavljale v elektronskih ploščah oz. tiskana vezja . Ta tehnologija se uporablja za zagotavljanje dovolj testnega dostopa za vsako kompleksno ploščo, ko se je testni dostop zmanjševal. Tako je bila lansirana tehnologija boundary scan & standard JTAG oz JTAG specifikacija je ustanovljena. Kompleksnost elektronike se povečuje iz dneva v dan, zato je specifikacija JTAG postala sprejet testni format za testiranje zapletenih in kompaktnih elektronskih enot. Ta članek obravnava pregled a JTAG protokol – delo z aplikacijami.

Kaj je JTAG?

Ime, ki je dano standardnim testnim dostopnim vratom IEEE 1149.1, kot tudi arhitekturi mejnega skeniranja, je znano kot JTAG (Joint Test Action Group). Ta arhitektura mejnega skeniranja se večinoma uporablja v računalniku procesorji ker je prvi procesor z JTAG izdal Intel. Ta standard IEEE preprosto določa, kako se računalniško vezje testira, da se potrdi, ali deluje pravilno po postopku izdelave. Na tiskanih vezjih se izvajajo preskusi za preverjanje spajkalnih spojev.

Skupina Joint Test Action Group ponuja preizkuševalcem pregled zatičev z vsako ploščico IC, ki pomaga pri prepoznavanju morebitnih napak v vezju. Ko je ta protokol povezan s čipom, lahko ta pritrdi sondo na čip, tako da razvijalcu omogoči nadzor nad čipom in njegovimi povezavami z drugimi čipi. Vmesnik s skupino Joint Test Action lahko razvijalci uporabljajo tudi za kopiranje vdelane programske opreme v obstojni pomnilnik v elektronski napravi.

Konfiguracija/Pin Out

Skupna akcijska skupina za testiranje vključuje 20 zatičev, pri čemer sta vsak zatič in njegova funkcija obravnavani spodaj.

Pin1 (VTref): To je zatič ciljne referenčne napetosti, ki se uporablja za povezavo z glavnim napajanjem cilja, ki sega od 1,5 do 5,0 VDC.

Pin2 (Vnapajanje): To je ciljna napajalna napetost, ki se uporablja za povezavo glavne napetosti ciljnega 1,5 VDC – 5,0 VDC.

Pin3 (nTRST): To je poskusni ponastavitveni pin, ki se uporablja za ponastavitev stanja avtomata krmilnika TAP.

Zatiči (4, 6, 8, 10, 12, 14, 16, 18 in 20): To so običajni zatiči GND.

Pin5 (TDI): To so testni podatki v žebljičku. Ti podatki se premaknejo v ciljno napravo. Ta žebljiček je treba potegniti navzgor pod določenim pogojem na ciljni plošči.

Pin7 (TMS): To je zatič stanja testnega načina, ki se potegne za določitev naslednjega stanja avtomata stanja krmilnika TAP.

Pin9 (TCK): To je zatič testne ure, ki sinhronizira notranje operacije stanja stroja v krmilniku TAP.

Pin11 (RTCK): To je vhodni zatič TCK, ki se uporablja v napravah, ki podpirajo prilagodljivo taktiranje.

Pin13 (TDO): To je zatič Test Data Out, tako da se podatki premaknejo iz ciljne naprave v Flyswatter.

Pin15 (nSRST): To je pin za ponastavitev ciljnega sistema, ki je povezan z glavnim signalom za ponastavitev cilja.

Zatiči 17 in 19 (NC): To niso povezani zatiči.

JTAG deluje

Prvotna uporaba JTAG je za mejno testiranje. Tukaj je preprosto tiskano vezje, ki vključuje dva IC-ja, kot sta CPE in FPGA . Tipična plošča lahko vključuje veliko IC. Na splošno IC vključujejo veliko nožic, ki so skupaj povezane s številnimi povezavami. Tukaj, v naslednjem diagramu, so prikazane samo štiri povezave.

Torej, če oblikujete veliko plošč, kjer ima vsaka plošča na tisoče povezav. V tem je nekaj slabih plošč. Zato moramo preveriti, katera plošča deluje in katera ne. Za to je bila zasnovana skupna skupina za testiranje.

Ta protokol lahko uporablja krmilne zatiče vseh čipov, toda v naslednjem diagramu bo skupna akcijska skupina za testiranje naredila vse izhodne zatiče CPE in vse vhodne zatiče FPGA. Po tem JTAG s prenosom določene količine podatkov iz zatičev CPE in branjem vrednosti zatičev iz FPGA izjavi, da so povezave plošče PCB v redu.

Pravzaprav Joint Test Action Group vključuje štiri logične signale TDI, TDO, TMS in TCK. In ti signali morajo biti povezani na poseben način. Sprva sta TMS in TCK povezana vzporedno z vsemi IC JTAG.

Po tem sta oba TDI in TDO povezana za oblikovanje verige. Kot lahko opazite, vsak IC, združljiv z JTAG, vključuje 4 zatiče, ki se uporabljajo za JTAG, kjer so 3 zatiči vhodi, 4. zatič pa izhod. Peti zatič, kot je TRST, ni obvezen. Običajno se zatiči JTAG ne delijo za druge namene.

Z uporabo Joint Test Action Group vsi IC-ji uporabljajo mejno testiranje, katerega izvorni razlog ustvari JTAG. Trenutno je bila uporaba tega protokola razširjena tako, da omogoča različne stvari, kot je konfiguracija FPGA, po tem pa se JTAG uporablja v jedru FPGA za namene odpravljanja napak.

Arhitektura JTAG

Arhitektura JTAG je prikazana spodaj. V tej arhitekturi so vsi signali med logiko jedra naprave in nožicami prekinjeni prek poti serijskega skeniranja, imenovane BSR ali register mejnega skeniranja. Ta BSR vključuje različne 'celice' mejnega skeniranja. Na splošno te celice mejnega skeniranja niso vidne, vendar jih je mogoče uporabiti za nastavitev ali branje vrednosti v testnem načinu z zatičev naprave.

Vmesnik JTAG, imenovan TAP ali Test Access Port, uporablja različne signale za podporo operaciji mejnega skeniranja, kot so TCK, TMS, TDI, TDO in TRST.

• Signal TCK ali Test Clock preprosto sinhronizira notranje operacije stanja stroja.
• Signal TMS ali Test Mode Select se vzorči na naraščajočem robu signala testne ure za odločanje o naslednjem stanju.
• TDI ali Testni podatki v signalu označujejo premaknjene podatke v testno napravo sicer programsko logiko. Ko je notranji stroj stanja v pravem stanju, se vzorči na naraščajočem robu TCK.
• Signal TDO ali Test Data Out označuje premaknjene podatke testne naprave, sicer programske logike. Ko je notranji stroj stanja v pravem stanju, je veljaven na padajočem robu TCK
• TRST ali Test Reset je izbirni pin, ki se uporablja za ponastavitev stanja avtomata krmilnika TAP.

Krmilnik TAP

Testna dostopna točka v arhitekturi JTAG je sestavljena iz krmilnika TAP, registra ukazov in registrov testnih podatkov. Ta krmilnik vključuje testni avtomat, ki je odgovoren za branje signalov TMS in TCK. Tu se podatkovni i/p pin preprosto uporablja za nalaganje podatkov v mejne celice med jedrom IC in fizičnimi zatiči ter za nalaganje podatkov v enega od podatkovnih registrov ali v register ukazov. Podatkovni o/p pin se uporablja za branje podatkov iz registrov ali mejnih celic.

Stroj stanja krmilnika TAP nadzira TMS, uravnava pa ga TCK. Državni stroj uporablja dve poti za označevanje dveh različnih načinov, kot sta ukazni način in podatkovni način.

Registri

Znotraj mejnega skeniranja sta na voljo dve vrsti registrov. Vsaka združljiva naprava vključuje najmanj dva ali več podatkovnih registrov in en ukazni register.

Register navodil

Register ukazov se uporablja za shranjevanje trenutnega ukaza. Njegove podatke torej uporablja krmilnik TAP, da se odloči, kaj naj izvede s pridobljenimi signali. Najpogosteje bodo podatki registra ukazov opisovali, v kateri od podatkovnih registrov je treba posredovati signale.

Registri podatkov

Podatkovni registri so na voljo v treh vrstah BSR (Boundary Scan Register), BYPASS in register ID CODES. Prav tako so lahko tam tudi drugi podatkovni registri, vendar niso potrebni kot element standarda JTAG.

Register mejnega skeniranja (BSR)

BSR je glavni testni podatkovni register, ki se uporablja za premik podatkov iz in na I/O pine naprave.

OBVOD

Bypass je enobitni register, ki se uporablja za prenos podatkov iz TDI – TDO. Tako omogoča testiranje dodatnih naprav znotraj vezja z minimalnimi stroški.

ID KODE

Ta vrsta registra podatkov vključuje ID kodo in številko revizije za napravo. Tako ti podatki omogočajo povezavo naprave z njeno datoteko BSDL (Boundary Scan Description Language). Ta datoteka je vsebovala podrobnosti konfiguracije Boundary Scan za napravo.

Delovanje JTAG je na začetku izbran način ukazov, kjer eno od stanj v tem načinu 'poti' omogoča operaterju, da ura znotraj ukaza TDI. Po tem se državni stroj razvija, dokler se ne preuredi. Naslednji korak za večino navodil je izbira podatkovnega načina. Torej se v tem načinu podatki naložijo prek TDI za branje iz TDO. Za TDI & TDO bodo podatkovne poti urejene v skladu z navodili, ki so bila vnesena. Ko je operacija branja/pisanja opravljena, se avtomat stanja ponovno razvije v stanje ponastavitve.

Razlika med JTAG in UART

Razlika med JTAG in UART vključuje naslednje.

Analizator protokola JTAG

Analizator protokola JTAG, kot je PGY-JTAG-EX-PD, je ena vrsta analizatorja protokola, ki vključuje nekatere funkcije za zajem in odpravljanje napak v komunikaciji med gostiteljem in preskušanim dizajnom. Ta vrsta analizatorja je vodilni instrument, ki inženirjem za preskušanje in oblikovanje omogoča preizkušanje posebnih zasnov JTAG za njegove specifikacije z urejanjem PGY-JTAG-EX-PD, kot je glavni ali podrejeni, za ustvarjanje prometa JTAG in dekodiranje dekodiranih paketov Protokol skupne preskusne akcijske skupine.

Lastnosti

Funkcije analizatorja protokola JTAG vključujejo naslednje.

• Podpira do 25 MH frekvenc JTAG.
• Istočasno generira promet JTAG in dekodiranje protokola za vodilo.
• Ima JTAG Master Capability.
• Spremenljive JTAG podatkovne hitrosti in delovni cikel.
• Uporabniško določene zakasnitve TDI & TCK.
• Vmesnik USB 2.0 ali 3.0 gostiteljskega računalnika.
• Analiza napak znotraj dekodiranja protokola
• Protokol dekodiran časovni diagram vodila.
• Neprekinjeno pretakanje podatkov protokola v gostiteljski računalnik za zagotavljanje velikega medpomnilnika.
• Seznam aktivnosti protokola.
• Pri različnih hitrostih je mogoče napisati skript vadbe za kombiniranje generiranja več podatkovnih okvirov.

Časovni diagram

The časovni diagram JTAG protokol je prikazan spodaj. V naslednjem diagramu ostaja zatič TDO v stanju visoke impedance, razen med stanjem krmilnika shift-IR/shift-DR.
V pogojih krmilnika shift-IR & Shift-DR se pin TDO posodobi na padajočem robu TCK prek cilja in vzorči na naraščajočem robu TCK prek gostitelja.

Zatiči TDI in TMS so preprosto vzorčeni na naraščajočem robu TCK skozi Target. Posodobljeno na padajočem robu sicer TCK prek gostitelja.

Aplikacije

The JTAG aplikacije vključujejo naslednje.

• Joint Test Action Group se pogosto uporablja v procesorjih za zagotavljanje pravice do vstopa v njihove funkcije emulacije ali odpravljanja napak.
• Vsi CPLD-ji in FPGA-ji to uporabljajo kot vmesnik za dostop do svojih funkcij programiranja.
• Uporablja se za testiranje PCB brez fizičnega dostopa
• Uporablja se za proizvodne teste na ravni plošče.

Torej gre za vse pregled JTAG – konfiguracija pinov, delo z aplikacijami. Industrijski standard JTAG se uporablja za preverjanje zasnove kot tudi za testiranje PCB po izdelavi. Tukaj je vprašanje za vas, JTAG pomeni?